南山學FPGA

隨著科技的發(fā)展，技術提高產品性能要求越來越高，近幾年可編程的門陣列（FPGA）技術發(fā)展迅速，其高度的靈活性，使其在通信、數(shù)據(jù)處理、網絡、儀器、工業(yè)控制、軍事和航空航天等領域得到越來越廣泛的應用。在數(shù)字IC設計領域，前端驗證工作一般都是用FPGA完成的，因此FPGA工程師也是IC設計公司迫切需要的人才。FPGA/IC邏輯設計開發(fā)已經成為當前最有發(fā)展前途的行業(yè)之一，特別是熟悉硬件構架的FPGA系統(tǒng)工程師

第一階段的課程主要幫助學員了解FPGA系統(tǒng)設計的基礎知識，掌握FPGA最小系統(tǒng)硬件電路設計方法，學會操作QuartusII軟件來完成FPGA的設計和開發(fā)。

1.可編程邏輯設計技術簡介

2.下一代可編程邏輯設計技術展望

3.可編程邏輯器件硬件上的四大發(fā)展趨勢

4.EDA軟件設計方法及發(fā)展趨勢

5.FPGA的設計流程

6.FPGA的常用開發(fā)工具

7.FPGA的基本結構

8.主流低成本FPGACyclone

10.FPGA芯片的選型策略詳解

11.FPGA關鍵電路的設計（最小電路設計）：

11.1FPGA管腳設計

11.2下載配置與調試接口電路設計

11.3高速SDRAM存儲器接口電路設計

11.4異步SRAM（ASRAM）存儲器接口電路設計

11.5FLASH存儲器接口電路設計

11.6開關、按鍵與發(fā)光LED電路設計

11.7VGA接口電路設計

11.8PS/2鼠標及鍵盤接口電路設計

11.9RS-232串口

11.10字符型液晶顯示器接口電路設計

11.11USB2.0接口芯片CY7C68013電路設計

11.12電源電路設計

11.13復位電路設計

11.14撥碼開關電路設計

11.15i2c總線電路設計

11.16時鐘電路設計

11.17圖形液晶電路設計

12.AlterFPGA的結構

第二階段:熟練掌握硬件描述語言(VerilogHDL)是FPGA工程師的基本要求。通過本節(jié)課程的學習，學員可以了解目前最流行的VerilogHDL語言的基本語法，掌握VerilogHDL語言中最常用的基本語法。通過本節(jié)課程學習，學員可以設計一些簡單的FPGA程序，掌握組合邏輯和時序邏輯電路的設計方法。通過實戰(zhàn)訓練，學員可以對VerilogHDL語言有更深入的理解和認識。

1.VerilogHDL語言簡介

2.VerilogHDL語言邏輯系統(tǒng)

3.VerilogHDL操作數(shù)和操作符

4.VerilogHDL和VHDL語言的對比

5.VerilogHDL循環(huán)語句

6.VerilogHDL程序的基本結構

7.VerilogHDL語言的數(shù)據(jù)類型和運算符

8.VerilogHDL語言的賦值語句和塊語，阻塞和非阻塞賦值語句的區(qū)別

9.VerilogHDL語言的條件語句，包括IF語句和CASE語句的典型應用

10.VerilogHDL語言的其他常用語句

11.VerilogHDL語言實現(xiàn)組合邏輯電路

12.VerilogHDL語言實現(xiàn)時序邏輯電路

第三階段

雖然利用第二階段課程學到的HDL基本語法可以完成大部分的FPGA功能，但相對復雜的FPGA系統(tǒng)設計中，如果能夠合理的應用VerilogHDL的高級語法結構，可以達到事半功倍的效果。通過第三天課程的學習，學員可以掌握任務（TASK），函數(shù)（FUNCTI0N）和有限狀態(tài)機（FSM）的設計方法，可以更好的掌握FPGA的設計技術。此外，本節(jié)課程還介紹了QuartusII軟件的兩個常用的高級工具-SignalTAP和LogicLock，可以提高FPGA設計和調試的效率。

1.TASK和FUNCTI0N語句的應用場合

2.VerilogHDL高級語法結構-任務（TASK）

3.VerilogHDL高級語法結構-任務（FUNCTI0N）

4.有限狀態(tài)機(FSM)的設計原理及其代碼風格

5.邏輯綜合的原則以及可綜合的代碼設計風格

6.SignalTapII在線邏輯分析儀使用方法

7.LogicLock邏輯鎖定工具使用技巧

第四階段:隨著FPGA芯片的性能和密度不斷提高,基于FPGA的S0PC系統(tǒng)正在逐漸成熟并且在很多領域得到了應用。第四階段課程主要給學員介紹Altera公司基于NI0SII軟核的SoPC系統(tǒng)設計流程和方法。通過硬件開發(fā)板上的SoPC系統(tǒng)設計實驗，學員能夠體會SoPC技術給系統(tǒng)設計帶來的靈活性。最后通過FPGA綜合設計實驗，學員完成對四天學習內容的回顧和總結。

1.基于FPGA的S0PC系統(tǒng)組成原理和典型方案

2.Altera公司的NI0SII解決方案

3.基于NI0SII的硬件系統(tǒng)設計流程

4.基于NI0SII的軟件系統(tǒng)設計流程

5.基于NI0SII的軟件系統(tǒng)調試方法

第五階段

Alter的IP工具

1.IP的概念、Alter的IP

1.1IP的概念

1.2Alter可提供的IP

1.3AlterIP在設計中的作用

2.使用Alter的基本宏功能

2.定制基本的宏功能

2.1定制基本宏功能

2.2實現(xiàn)基本宏功能

2.3設計實例

3.使用Alter的IP核

3.1定制IP核

3.2實現(xiàn)IP核

3.3設計實例

頒發(fā)證書：（可選）

國家信息產業(yè)部職業(yè)中心頒發(fā)證書

質量保障：

每個班提供充足的實踐操作和問題輔導答疑時間。保證人手一臺機實驗器材！

所有班級均采用小班授課（6-8）人，20%理論+80%實戰(zhàn)實踐3、在學習期間均會獲得我公司研發(fā)部十幾位資深高級工程師、國際項目經理等的技術支持，除正常學習時間外，其他任何時間學員均可前來進行額外實踐

3、提供一年的的免費技術支持服務。

4、優(yōu)秀學員可以享受免費的推薦就業(yè)機會！

周末班：上午9：：00下午：15：：30

晚班：19：：30

全日制班：每周一至周五全天